Суммирующий многоразрядный счетчик

↑

⇐ ПредыдущаяСтр 12 из 27Следующая ⇒

Двухтактные триггеры

  При применении однотактного синхронного триггера нельзя его выходные сигналы использовать для управления этим же триггером, так как это приводит либо к возбуждению схемы, либо схема не реагирует на входной сигнал.

  Кроме того, для надежного хранения бита (единицы) информации целесообразно использовать двухступенчатые схемы (триггеры), в которых битах записывается сначала в одну триггерную ячейку, а затем переписывается в другую, что исключает сквозную передачу информации по схеме. Такие триггеры работают за два такта сигнала синхронизации.

Рис. 34. Электрическая схема двухтактного синхронного RS-триггера, построенного на однотактных синхронных RS-триггерах и его условное графическое обозначение.

 При низком уровне сигнала синхронизации первая ступень находится в режиме хранения информации и сигналы на входах S и R не воспринимает. В это время на входе синхронизации второй ступени действует ВУН и вторая ступень принимает сигналы с выходов первой.

  Если на вход синхронизации триггера подать высокий уровень напряжения, то вторая ступень переходит в режим хранения (C₂ = 0) и не воспринимает информационных сигналов. Первая же ступень переключается в состояние, определяемое сигналами на ее информационных входах S и R. Когда на синхровходе триггера устанавливается низкий уровень напряжения первая ступень переходит в режим хранения информации, а вторая (поскольку С₂ = 1) переписывает информацию из первой ступени. Выходные сигналы первой ступени являются информационными сигналами для второй ступени.

  Таким образом, для переключения всего триггера необходимо двойное изменение сигнала синхронизации (два такта), что обеспечивается подачей на вход синхроимпульса. Двухтактный триггер не имеет неопределенного состояния.

Рис. 35. Временные диаграммы, поясняющие работу двухтактного синхронного RS-триггера.

В приведенных временных диаграммах (Рис. 35) на отрезке времени 0 – t1 установлены определенные уровни входных информационных сигналов S и R. Затем, в момент времени t1, подан высокий (активный) уровень напряжения на синхронизирующий вход С. В этот момент входная информация записывается в первую ступень триггера, а вторая ступень переключается сигналом С1 в режим хранения и не реагирует на изменение состояния первой ступени. В момент времени t2 изменение сигнала синхронизации С1 переключает первую ступень в режим хранения информации, а вторая ступень воспринимает информацию с выходов первой ступени и переключается в единичное состояние. Аналогично работает триггер на отрезке времени t2 – t4. В момент t5 первая ступень воспринимает входную информацию, а в момент t6 входные информационные сигналы S и R переводят первую ступень в неопределенное состояние, однако из-за тог, что на синхровходе второй ступени действует низкий (пассивный) уровень напряжения, вторая ступень остается в режиме хранения предыдущего состояния. На момент времени t7 неопределенное состояние первой ступени сменилось на единичное, поэтому в момент t7 вторая ступень переходит в то состояние, которое на этот момент времени имеет первая ступень, т.е. в единичное. Аналогично работает триггер на отрезке времени t7 – t9.

Двухтактный синхронный RS-триггер, имеющий внутренние обратные связи (прямой выход соединен со входом R, а инверсный – со входом S) и разветвленную входную логику называется JK-триггером. Рис. 36.

Вход J – аналогичен входу S, а вход K – входу R. Несколько входов J(K) объединены функцией И (&), следовательно, только при активных уровнях на всех входах J(K) триггер может переключаться в единичное (нулевое) состояние при подаче синхроимпульса.

Рис. 36. Условное графическое обозначение и электрическая схема JK-триггера.

D-триггер.

Одним из недостатков RS-триггера является двух информационных входов, на которые необходимо подавать два сигнала противоположных по уровню. Если имеется только один информационный сигнал, то в схему необходимо вводить инвертор.

D-Триггер строится на базе синхронного RS-триггера, у которого входы S и R соединены через инвертор (Рис. 37).

Рис. 37. Электрическая схема D-триггера, построенного на основе однотактного RS-триггера и его условное графическое обозначение.

В результате получаем триггер с одним информационным входом D(данные). Этот триггер по сигналу синхронизации устанавливается в состояние соответствующее уровню напряжения на входе D. Неопределенного состояния не имеет.

D-триггеры выпускаются в интегральном исполнении и имеют динамический вход синхронизации, т.е. воспринимают информационный сигнал только в момент перепада сигнала синхронизации с высокого уровня на низкий (инверсный вход C) или с низкого уровня на высокий (вход C прямой).

Во всех остальных случаях триггер находится в режиме хранения информации. Примером D-триггера в интегральном исполнении является микросхема К155TМ2.

Динамический вход синхронизации триггера обозначается так как показано на рисунке 38.

Рис. 38. Условное графическое обозначение триггеров с динамическим входом синхронизации.

JK- и D - триггеры в интегральном исполнении имеют как правило дополнительные входы независимой установки S, R, которые позволяют переключить триггер асинхронно независимо от уровня сигнала синхронизации. Пример построения двухтактного триггера с входами независимой установки показан на рисунке 39.

Рис. 39. Полная электрическая схема JK-триггера со статическим входом синхронизации и входами независимой установки.

Регистры.

Регистром называется функциональный узел, предназначенный для записи, хранения и выдачи многоразрядного кода двоичного числа. Некоторые регистры позволяют осуществить несложную обработку кода (поразрядный сдвиг, т.е. умножение или деление на 2,4,8…).

Регистры делятся на два типа:

1. регистры хранения информации (параллельные);

2. сдвигающие регистры (последовательные).

Названия параллельный и последовательный отражают способ записи информации. Регистр хранения информации принимает и выводит код только в параллельном формате и не преобразует код.

В большинстве случаев регистры хранения строятся на D-триггерах (Рис. 40). Применение RS- и JK-триггеров требует парафазных сигналов или предварительного обнуления регистра.

Рис. 40. Электрическая схема параллельного регистра (регистра хранения

информации) и временные диаграммы, поясняющие работу регистра.

Сдвигающие регистры.

Сдвигающий регистр строится на двухтактных D-триггерах с динамическим управлением. При этом вход одного триггера соединяется со входом D другого.(Рис. 41). В зависимости от того, в какой последовательности соединены триггеры регистра, он может сдвигать информацию от старших разрядов к младшим или от младших к старшим. Такой регистр принимает информацию в последовательном формате, а выдает ее как в параллельном, так и в последовательном.

Рис.41. Электрическая схема сдвигающего регистра, построенного на  D-триггерах с динамическим входом синхронизации и временные диаграммы, поясняющие его работу. В первые четыре такта записан код числа 13, а в следующие четыре такта это число выведено из регистра в последовательном формате.

Для записи кода числа в регистр сдвига необходимо код поразрядно подавать на информационный вход D(V), сопровождая каждый разряд синхроимпульсом. Таким образом, код числа из последовательного формата будет преобразован в параллельный. Сдвигающий регистр позволяет преобразовать параллельную форму хранящегося в нем кода в последовательную. Для этого необходимо подать соответствующее число (4) синхроимпульсов. Одновременно со сдвигом регистр принимает информацию с входа D(V) и, следовательно, будет заполняться нулями или единицами в зависимости от уровня сигнала на информационном входе D(V).

  Если регистр способен принимать информацию, как в параллельной, так и в последовательной форме, то он называется универсальным. Для управления таким регистром организуются два входа синхронизации для каждого режима приема информации. Рис. 42.

Рис. 42. Схема электрическая универсального регистра.

Если регистр позволяет сдвигать хранимую информацию, как влево, так и вправо, то он называется реверсивным. Переключение направления сдвига осуществляется специальным управляющим сигналом.

  В интегральном исполнении выпускаются регистры всех типов.

Рис. 37. Временные диаграммы, поясняющие работу универсального регистра.

Здесь последовательно выполнены следующие операции: 1. обнуление регистра, 2. запись кода числа в параллельном формате, 3. вывод кода числа в последовательном формате, 4. запись кода числа в последовательном формате, 5. вывод кода числа в параллельном формате, 6. обнуление регистра.

Счетчики.

Счетчик – это функциональный узел, осуществляющий счет импульсов и хранение кода числа подсчитанных импульсов. Свойства счетчика характеризуется коэффициентом пересчета (К_сч) – величиной указывающей количество его устойчивых состояний.

Другими параметрами счетчика являются: разрешающая способность, максимальное быстродействие и информационная емкость.

Счетчики могут быть отноразрядными и многоразрядными, двоичными и десятчными, а также с любым (произвольным) коэффициентом пересчета. Кроме того, счетчики могут быть простыми (суммирующими и вычитающими) и реверсивными. Существуют и другие особенности счетчиков. Исходным функциональным узлом для построения счетчиков является Т-триггер.

Т-триггер.

  Т-триггером называется функциональный узел, имеющий два устойчивых состояния, и переключается из одного состояния в другое по каждому тактовому импульсу. Частота импульсов на выходе Т-триггера в два раза меньше, чем на входе, т.е. он является делителем частоты на два. Выходной сигнал имеет скважность равную 0,5, т.е. выходной сигнал является меандром.

Рис. 44. Условное графическое обозначение и временные диаграммы, поясняющие работу Т-триггера.

Т-триггер является одноразрядным счетчиком импульсов и на его базе строятся многоразрядные счетчики.

Т-триггеры в интегральном исполнении не выпускаются и при необходимости строятся на двухтактных RS -, D - или JK-триггерах.

Рис. 45. Схемы построения Т-триггера с использованием различных исходных триггеров и временные диаграммы, поясняющие работу этих схем.

Многоразрядные счетчики

  Для построения многоразрядного счетчика необходимо соответствующее количество т-триггеров соединить так, чтобы осуществлялся перенос единицы из одного разряда в другой. Счетчики бывают суммирующие, вычитающие и реверсивные. При построении суммирующего счетчика, триггер соседнего старшего разряда должен переключаться в том случае, когда триггер предыдущего разряда переходит из единичного состояния в нулевое.

  В большинстве случаев счетчики строятся на триггерах D- или JK-типа. Быстродействие счетчиков, построенных на D-триггерах выше. Применение JK-триггеров позволяет упростить схему счетчика.

  Основным параметром счетчика является коэффициент пересчета, т.е. величина, указывающая количество устойчивых состояний счетчика. Если коэффициент пересчета (К_сч) равен 2ⁿ, то счетчик называется двоичным; если К_сч = 10ⁿ, то счетчик – десятичный; если К_сч<>2ⁿ<>10ⁿ, то счетчик с произвольным коэффициентом пересчета.

  Коэффициент пересчета многоразрядного счетчика определяется его разрядностью, т.е. количеством Т-триггеров. Если счетчик строится на базе D-триггеров с прямым динамическим входом синхронизации С, то вход синхронизации следующего триггера необходимо соединить с инверсным выходом предыдущего триггера (Рис. 40).

Рис. 46. Многоразрядный (четырехразрядный) суммирующий счетчик, построенный на D-триггерах с прямым динамическим входом синхронизации и его временные диаграммы.

 Простейшие счетчики – циклические, т.е. периодически счетчик принимает исходное состояние. Цикл равен коэффициенту пересчета.

  Период колебаний на выходах счетчика больше периода входных импульсов и зависит от веса разряда. Например, на выходе второго разряда (Q₂) период следования импульсов T₂ = 2³ T_сч, следовательно, счетчик является делителем частоты входных импульсов.

Познавательные статьи:



Техника прыжка в длину с разбега

Организация работы процедурного кабинета

Области применения синхронных машин

Оптимизация по Винеру и Калману