Асинхронные однотактные RS- триггеры.

↑

⇐ ПредыдущаяСтр 10 из 27Следующая ⇒

Мультиплексоры.

Мультиплексор является логическим переключателем. Он имеет один выход и несколько (2 ⁿ) входов. Выбор входа, который соединяется с выходом, осуществляется специальными сигналами, называемыми адресными. Количество адресных входов - n. Мультиплексор, как правило, синхронный, т.е. входной сигнал передается на выход только при активном уровне сигнала синхронизации (управления). В противном случае выход переводится в третье (высокоомное) состояние. Третьим или нелогическим называется такой режим работы микросхемы, когда вывод ее отключен от внутреннего функционального узла. Это позволяет непосредственно соединять выводы нескольких микросхем имеющих третье состояние выхода.

Рис. 27. Электрическая схема мультиплексора, его условное графическое обозначение и условное графическое обозначение интегральной микросхемы КМ555КП15.

 Мультиплексоры выпускаются в интегральном исполнении и обозначаются буквами КП в маркировке, например, КМ555КП15.

                                          Сумматоры.

Сумматором называется функциональный узел, выполняющий операцию арифметического сложения двух двоичных чисел. Простейшим является одноразрядный неполный сумматор, который называется полусумматором. Он имеет два входа, на которые подаются электрические сигналы (уровни напряжения), соответствующие значениям данных разрядов (ai, bi) суммируемых чисел. Выходов у полусумматора тоже два. На одном выдается результат суммы (Si), а на другом – результат переноса из данного разряда в следующий (Pi+1) (Рис. 28).

  Рис. 28. Электрическая схема полусумматора и его условное графическое обозначение.

Поскольку у полусумматора только два входа, то его нельзя применять в случае, когда возникает перенос из младшего разряда в данный, т.к. нет входа, на который можно подать сигнал переноса. В большинстве случаев применяется полный одноразрядный сумматор, имеющий три входа (ai, bi, pi) и два выхода (Si и Pi+1). Полный сумматор строится на полусумматорах с применением логических элементов. (Рис. 29). Следует обратить внимание на то, что все три входа сумматора равнозначны, т.е. не имеет значение на какой вход подавать сигнал переноса, а на какие – разряды чисел.

. Рис. 29. Электрическая схема полного одноразрядного сумматора и его условное графическое обозначение

Для сложения многоразрядных двоичных чисел применяются многоразрядные сумматоры, которые строятся на одноразрядных, причем выход переноса сумматора младшего разряда соединяется со входом сумматора старшего разряда. Многоразрядные сумматоры применяются для построения арифметико-логических устройств процессоров и сопроцессоров.

Рис. 30. Электрическая схема многоразрядного (четырехразрядного) сумматора и его условное графическое обозначение.

Триггеры.

Преобразование информации в вычислительных устройствах осуществляется электронными схемами двух типов: комбинационными схемами и цифровыми автоматами (последовательностными схемами). В комбинационных схемах результат преобразования (выходные сигналы) зависит только от комбинаций входных сигналов, действующих в данный момент времени.

В цифровых автоматах результат преобразования информации зависит не только от значений входных сигналов, действующих в данный момент времени, но и от последовательности предыдущих состояний. Цифровые автоматы содержат элементы памяти. Простейшим цифровым автоматом является триггер.

Триггером называется функциональный узел, имеющий два устойчивых состояния. Одно состояние называется нулевым, а другое единичным.

Триггер имеет два выхода- прямойQ и инверсный Q.

Если на прямом выходе Q действует высокий уровень напряжения (ВУН), а на инверсном Q –низкий уровень, то триггер находится в единичном состоянии.

Если же на прямом выходе действует низкий уровень напряжения (НУН), а на инверсном- высокий, то триггер находится в нулевом состоянии.

Если на выходах триггера действуют одинаковые уровни напряжения, то состояние триггера неопределенное.

Существует большое количество различных типов триггеров, отличающихся схемами построения и особенностями управления.

По способу записи информации различают асинхронные и синхронные триггеры. В асинхронных триггерах изменение состояния происходит в момент изменения сигналов на его информационных входах. В синхронных триггерах состояние триггера меняется в момент подачи синхронизирующего (тактирующего) сигнала на дополнительном входе его. Состояние синхронного триггера определяется значениями сигналов на его информационных входах.

По способу управления информацией различают триггеры со статическим и динамическим управлением, одноступенчатые и многоступенчатые. При статическом управлении переключение триггера вызывается логическими уровнями сигналов на информационных или управляющих входах, а при динамическом управлении – изменениями уровней сигналов. Сам уровень влияния не оказывает.

По способу организации логических связей различают триггеры RS-, T-, DV-, JK- триггеры. Организация логических связей в триггерах определяет особенности функционирования его.

Однотактные асинхронные триггеры строятся на логических элементах, имеющих не менее двух входов и инвертирующих выходной сигнал. Следовательно, для построения триггера пригодны элементы Шеффера (элементы И-НЕ) и элементы Пирса (элементы ИЛИ-НЕ). Схема строится так, что выход одного логического элемента соединяется с входом другого, а выход второго – с входом первого. В результате получается симметричная схема. Один из выходов ее обозначается как прямой, а другой – инверсный. Для того, чтобы определить какой вход прямой, а какой инверсный необходимо проанализировать работу схемы.

Поскольку базовым элементом транзисторно-транзисторной логики (ТТЛ) является элемент Шеффера, рассмотрим схему триггера на таких логических элементах. (Рис. 31).

При включении питания триггер может установиться в произвольное (нулевое или единичное) состояние, что зависит от особенностей и разброса параметров элементов, на которых построен триггер. Управление триггером осуществляется сигналами, подаваемыми на его входы. Простейший триггер имеет два входа S и R, которые являются информационными. Поскольку триггер может менять свое состояние только при изменение информационных сигналов, то он называется асинхронным.

Работа триггера иллюстрируется таблицей переключений и временными диаграммами.

Qt

R

S

Qt+1

Не Q

Режим работы триггера

Хранение нуля

Установка единицы

Подтверждение единицы

Хранение единицы

Установка нуля

Подтверждение нуля

Установка в неопределенное состояние

Х

Запрещенный режим (неопределенное состояние)

Рис. 31. Электрическая схема, временные диаграммы и условное графическое обозначение однотактного асинхронного триггера построенного на логических элементах И-НЕ.

Режимы работы триггера: 1 – хранение нуля, 2 – установка в единицу, 3 – подтверждение единицы, 4 – хранение единицы, 5 – установка нуля, 6 – подтверждение нуля, 7 – установка в неопределенное состояние, 8 – запрещенный режим, 9 – установка в единичное состояние, 10 – подтверждение единицы.

Входы триггеров могут быть как прямыми, так и инверсными в зависимости от того, на каких элементах он построен.

Если триггер устанавливается в неопределенное состояние при низких уровнях сигналов на входах R и S , то входы его инверсные. Инверсные информационные входы имеет асинхронный триггер построенный на элементах Шеффера.

В том случае, когда триггер строится на элементах Пирса, его входы получаются прямыми и, следовательно, триггер переходит в неопределенное состояние при высоких уровнях информационных сигналов.

Познавательные статьи:



Формы дистанционного обучения

Передача мяча двумя руками снизу

Значение правильной осанки для жизнедеятельности человека

Основные ошибки при выполнении передач мяча на месте