Микропроцессоры Core i 5 и i 7

↑

▷ Содержание

⇐ ПредыдущаяСтр 18 из 73Следующая ⇒

В 2008 году Intel предложила новую процессорную 0,045 микронную архитектуру Nehalem для настольных ПК (ядра Bloomfield,Lynnfield) и мобильных ПК (ядро Arrandale). Микропроцессоры i7 на ядре Bloomfield используют разъем Socket LGA 1366, а несколько позже выпущенные МП i5 и i7 на ядре Lynnfield – разъем Socket LGA 1156.МП Core i5 является несколько облегченным вариантом i7. Характеристики процессоров представлены в таблице 8.3.

Таблица 8.3. Характеристики процессоров Core i5/i7

Следует отметить, что площадь ядер МП составляет от 263 до 296 кв.мм, а количество транзисторов в них от 731 до 774 млн. МП имеют специальный котроллер PCU (Power Control Unit), который, руководствуясь показаниями температуры и энергопотребления, управляет частотами и напряжением питания каждого ядра отдельно – технология Intel Turbo Boost. МП Core i7 с LGA1366 взаимодействуют с чипсетами iX58 при помощи интерфейсной шины Quick Path Inconnect (QPI), имеющей пропускную способность (псп) до 25 Гбайт/с, МП с LGA 1156 взаимодействуют с чипсетами iP55 припомощи шины Direct Media Interface, (DMI), имеющей существенно меньшую псп, всего до 2 Гбайт/с. Ноэтой скорости обмена оказывается достаточно, поскольку чипсет P55 является облегченным одночиповым и не содержит северного моста, который включен непосредственно в МП. Следует отметить и основной принцип построения МП на основе технологии Nehalem – модульность, которая позволит варьировать количество ядер в МП и изменять насыщенность процессорной системы прочими блоками, в зависимости от предназначения и требуемой производительности.

Так в МП Core i5 750, i7 860 и i7870 включен северный мост чипсета MCH (Memory Controller Hub), а в МП Core i7 920, i7 940, i7 950, i7 965 и i7 975 контроллер памяти.

Микропроцессоры типа RISC

Микропроцессоры типа RISC содержат набор только элементарных команд. При необходимости выполнения более сложных команд в микропроцессоре производится их автоматическая сборка из элементарных. В этих МП все элементарные команды имеют одинаковый размер, и на выполнение каждой из них тратится один машинный такт (на выполнение даже самой короткой команды из системы CISC тратится 4 такта). Один из первых МП типа RISC — ARM (на его основе был создан ПК IBM PC RT): 32-разрядный МП, имеющий 118 различных команд. Современные 64-разрядные RISC-микропроцессоры выпускаются многими фирмами: Apple (PowerPC), IBM (PPC), DEC (Alpha), HP (PA), Sun (Ultra SPARC) и т. д.

Микропроцессоры P OWER PC (Performance Optimized With Enhanced PC) весьма перспективны и применяются в серверах и в ПК типа Macintosh. Микропроцессоры POWER PC имеют тактовую частоту до 800 МГц, а микропроцессоры Alpha — тактовую частоту 1800 МГц. Микропроцессоры типа RISC характеризуются очень высоким быстродействием, но они программно не совместимы с CISC-процессорами: при выполнении программ, разработанных для ПК типа IBM PC, они могут лишь эмулировать (моделировать, имитировать) МП типа CISC на программном уровне, что приводит к резкому уменьшению их эффективной производительности.

Микропроцессоры типа VLIW

Это весьма перспективный тип МП. Микропроцессоры типа VLIW  выпускают фирмы Transmeta — это микропроцессор Crusoe моделей TM3120, TM5400, TM5600, Intel — модель Mersed (торговая марка Itanium) и Hewlett–Packard — модель McKinley. Следует заметить, что при более глубоком анализе технология EPIC (Explicitly Parallel Instruction Computing — вычисления с явной параллельностью инструкций), которой придерживаются фирмы Intel и HP, незначительно отличается от технологии VLIW, принятой за основу фирмой Transmeta. Но эти отличия несущественны, поэтому микропроцессоры VLIW и EPIC можно отнести к одной группе. МП Merced — первый процессор, использующий полный набор 64-битовых инструкций (Intel Architecture-64, IA-64; именно эта технология называется EPIC). К VLIW-типу можно отнести и МП Elbrus 2000 — E2k, разработанный российской компанией «Эльбрус».

Intel представила МП Itanium 2: в 2004 году Madison (), в 2006 Montecito, а в 2007 двухядерный Montvale. Доступ программ к внутренним VLIW-командам отсутствует: все программы (даже операционная система) работают "поверх" специального низкоуровневого программного обеспечения (Code Morphing), которое ответственно за трансляцию команд CISC-микропроцессоров в команды VLIW. МП типа VLIW вместо сложной схемной логики, обеспечивающей в современных суперскалярных микропроцессорах параллельное исполнение команд, опираются на программное обеспечение. Упрощение аппаратуры позволило уменьшить габариты МП и потребление энергии (эти МП иногда называют «холодными»).

Архитектура CISC появилась в 1978 году. Тогда процессоры представляли собой скалярные устройства (то есть могли в каждый момент времени выполнять только одну команду), при этом конвейеров практически не было. Процессоры содержали десятки тысяч транзисторов. МП RISC были разработаны в 1986 году, когда технология суперскалярных конвейеров только начала развиваться. Процессоры содержали сотни тысяч транзисторов. В конце 90-х наиболее совершенные процессоры уже содержат миллионы, десятки миллионов транзисторов. Первые МП архитектуры IA-64 содержат десятки миллионов транзисторов. В дальнейших модификациях их число, вероятно, увеличится до сотен миллионов.

Архитектура IA-64 не является ни 64-разрядным расширением архитектуры CISC, ни переработкой архитектуры RISC. IA-64 представляет собой новую архитектуру, использующую длинные слова команд (LIW), предикаты команд (instruction predication), исключение ветвлений (branch elimination), предварительную загрузку данных (speculative loading) и другие ухищрения для того, чтобы обеспечить больший параллелизм выполнения программ. Но, тем не менее, IA-64 — это компромисс между CISC и RISC, попытка сделать их совместимыми: существуют два режима декодирования команд — VLIW и старый CISC. Программы автоматически переключаются в необходимый режим исполнения. Для работы с VLIW операционные системы должны содержать и 64-разрядную часть на IA-64, и старую 32-разрядную.

Познавательные статьи:



Техника прыжка в длину с разбега

Тактические действия в защите

История Олимпийских игр

История развития права интеллектуальной собственности