При запросах на запись ( W ):

↑

▷ Содержание

⇐ ПредыдущаяСтр 32 из 32

Запись (W1): М в М. Запрос на запись приводит к кэш-попаданию, данные находятся в кэш-памяти и перезаписываются. Согласно протоколу MESI, это соответствует стратегии кэш-памяти с отложенной записью, поэтому на внешнюю шину не посылается запрос на выполнение цикла отложенной записи.

Запись (W2): Е в М. Как и в предыдущем случае, запрос на запись приводит к кэш-попаданию, благодаря чему перезапись кэш-строки не требуется. Кэш-контроллер перезаписывает кэш-строку и отмечает ее как модифицированную. Согласно протоколу MESI, этот случай также соответствует стратегии кэш-памяти с отложенной записью, поэтому запрос на выполнение цикла отложенной записи на внешнюю шину не посылается.

Запись (W3): S в E. Запрос на запись приводит к кэш-попаданию. Поскольку исходная строка помечена как разделяемая, она может храниться и в других кэш-блоках. Согласно протоколу MESI, разделяемые строки в кэшах других процессоров должны быть объявлены недействительными. Кэш-контроллер обновляет кеш-строку своего процессора и при WT = 0 определяет ее как E, запускает цикл записи на внешнюю шину для перевода кэш-строк других процессоров, опознавших адрес строки записи, в состояние I и обновления оперативной памяти.

Запись (SW 3): S в I. При попаданиях в режимах просмотров других блоков кэш-памяти в состояниях S производится изменение их состояния на I.

Запись (W4): S в S. В этом случае запрос на запись тоже приводит к кэш-попаданию. Поскольку исходная строка помечена как разделяемая, она может храниться и в других блоках кэш-памяти. Согласно протоколу MESI, разделяемые строки в блоках кэш-памяти других процессоров должны быть объявлены недействительным. Кэш-контроллер обновляет кеш-строку своего процессора и при WT = 1 определяет ее как S, запускает цикл записи на внешнюю шину для перевода кэш-строк других процессоров, опознавших адрес строки записи, в состояние I и обновления оперативной памяти.

Запись (SW 4): S в I. При попаданиях в режимах просмотров других кэшей в состояниях: S производится определение их состояний, как I.

Запись (W5): I в I. Запрос на запись приводит к кэш-промаху, данных в кэш-памяти нет. Протокол MESI не включает в себя стратегию записи с размещением. По этой причине нужный элемент данных из основной памяти пересылается в процессор, но в кэш-память не загружается. Кэш-строка остается недействительной.

Вопросы для самопроверки:

1. Состояния строки М (модифицированная),

2. Состояния строки E (единственная),

3. Состояния строки S (разделяемая),

4. Состояния строки I (недействительная),

5. Ситуации перехода строки в состояние I (все варианты),

6. Ситуации перехода строки в состояние S (все варианты),

7. Ситуации перехода строки в состояние Е (все варианты),

8. Ситуации перехода строки в состояние М (все варианты),

9. Механизм управления блокировки состояний Е и М битом WT,

Глоссарий.

CISC (Complete Instruction Set Computer - компьютер с полным набором команд) – одна из основных архитектур команд, для которой характерно небольшое число используемых регистров общего назначения, большое количество машинных команд, методов адресации и форматов команд, наличие команд обработки типа регистр-память.

EPIC (Explicitly Parallel Instruction Computing) – вычисления с явным параллелизмом команд.

GDT (для МП корпорации Intel) – глобальная таблица дескрипторов, используется для хранения дескрипторов программных объектов операционной системы.

GRID системы. Название системы Grid трактуется как решетка (сеть). Имеется в виду объединение вычислительных кластеров разных фирм в сеть, с использованием интернет-технологий. Первоначально целью такого объединения ставилась задача повышения эффективности использования кластеров за счет их "сдачи в наем" в вечернее и ночное время фирмам, расположенных в других временных поясах (т.е. представлять вычислительные услуги кластерных систем других фирмам, для сокращения простоев оборудования в ночное и вечернее время). Но в качестве средств связи уже изначально предполагалось использование технологии HTML.

IDT (для МП корпорации Intel) – таблица дескрипторов прерывания.

LDT (для МП корпорации Intel) – локальная таблица дескрипторов, используется для хранения дескрипторов программных объектов пользовательских задач.

RISC (Reduced Instruction Set Computer - компьютер с сокращенным набором команд) – основная архитектура команд современных высокопроизводительных ЭВМ (рабочие станции, супер-ЭВМ и т.д.). Главными требованиями архитектуры RISC являются: любая операция должна выполняться за один такт; операции обработки данных реализуются только в формате регистр-регистр; обмен между регистрами и памятью выполняется только командами загрузки-записи.

TSS (для МП корпорации Intel) – сегмент состояния задачи, область памяти для сохранения основных регистров процессора при выполнении процедуры переключения задач.

Адресное пространство процессора ( пространство логических адресов, математическая память, память программы) – множество адресов, которые могут использоваться в командах процессора.

Адресные устройства памяти. В адресных устройствах памяти массив элементов хранения информации разбивается на отдельные нумерованные последовательности. Номер конкретной последовательности является ее адресом, по которому происходит обращение к памяти для записи или чтения информации.

Ассоциативная память. В ассоциативных системах памяти массив элементов хранения информации, как и в адресных системах, разбивается на отдельные последовательности, но последовательности не нумеруются. Кроме функций записи и хранения в ассоциативных системах памяти реализуются функции ассоциативного поиска информации. В простейшем случае – это поиск по совпадению входного "эталона" с частью последовательности хранимой информации. Результаты ассоциативного поиска используются в операциях чтения или записи.

Байт – количество бит, необходимое для кодирования символов в используемых стандартных кодах. В настоящее время байт – это 8 бит.

Байт SIB (scale-index-base – масштаб-индекс база) (для МП корпорации Intel) – является дополнением постбайта, определяющим компоненты базовой индексной адресации.

Битовая строка – непрерывная последовательность бит; может начинаться с любого бита в любом байте и быть длиной до 4 Гбайт (для МП корпорации Intel).

Битовое поле – непрерывная последовательность бит, в которой каждый

бит рассматривается как независимая переменная. Битовое поле может начинаться с любого бита в любом байте и быть длиной до 32 бит. (для МП корпорации Intel).

Виртуальный режим 86 (для МП корпорации Intel) – разновидность формы эмуляции модели 86. Здесь нет прямой адресации памяти. Он использует механизмы защиты и виртуальной памяти. Виртуальный режим 86 устанавливается из защищенного (для запуска программ, написанных для реального режима) с возможностью возврата в защищенный режим.

Кластер – совокупность объединенных компьютеров (узлов), управляемых и используемых, как единое целое. В классической схеме при работе с приложениями все узлы разделяют внешнюю память на массиве жестких дисках. Основными целями кластера являются обеспечение:

· высокой доступности и отказоустойчивость,

· распределением нагрузки,

· повышения производительности.

Высокая доступность и отказаустойчивость обеспечивается избыточными процессорами, гарантирующими доступность при отказе отдельных серверов.

Распределение нагрузки строится на обработке отдельных запросов и выделении для них свободных процессоров.

Повышение производительности достигается разбиением заданий на параллельно выполняемые потоки.

Линейный адрес – адрес физической памяти.

Порты ввода/вывода  – программно-доступные регистры контроллеров устройств ввода/вывода. Порт ввода/вывода может быть может быть портом ввода, вывода или двунаправленным портом. Порт может служить для передачи данных или сигналов управления. Процессор синхронизирует выполнение команд ввода/вывода с работой внешней шины (интерфейса).

Постбайт – задает тип команды: регистр/регистр (r/r) или регистр / па-мять (r / M), а также определяет режим адресации для команды типа регистр/память.

Программная модель процессора – совокупность характеристик процессора, "видимая" программистам, работающим на нижних, "машинных", уровнях программирования, например, на ассемблере.

Расположение объекта в целочисленных границах – размещение многобайтового объекта, при котором его адрес кратен размеру объекта.

Реальный режим (для МП корпорации Intel) – 16-битный режим адресации и обработки данных с прямым обращением к памяти. Режим эмулирует программную среду (модель) МП 8086 с некоторыми дополнительными возможностями, такими, как использование 32-разрядной обработки (при помощи префиксов) или переход в защищенный режим работы. При запуске или перезагрузке МП устанавливается именно реальный режим. Он используется для подготовки программной среды для работы в защищенном режиме.

Регистр состояния (флагов) – регистр, содержащий флаги, управляющие некоторыми операциями и отражающие состояние процессора. Все флаги регистра можно разбить на группы: флаги состояния, управляющие флаги, системные флаги.

Регистры общего назначения (РОНы) – набор регистров (обычно 8, 16, 32), за которыми не закреплены индивидуальные функции. Эти регистры задаются в командах короткими (от 3 до 5 разрядов) адресами и называются. Имеются и исключения, например, РОНы в МП 80х86 фирмы Intel могут задаваться и адресами, и "по умолчанию".

Режимы адресации – способы вычисления адреса обращения к памяти по компонентам (базовый адрес, индекс, смещение).

Сегментированная память – вид структурированной памяти, когда адресное пространство процессора представлено в виде набора отдельных сегментов с независимой адресацией. Максимальный объем сегмента определяется разрядностью адреса. Использование сегментов упрощает программирование, увеличивает адресное пространство процессора, но усложняет обращение к памяти.

Сегментные регистры (для МП корпорации Intel) – шесть шестнадцатиразрядных регистров, используемых процедурой трансляции сегментов при вычислении адресов обращения к физической памяти.

Системные флаги (для МП корпорации Intel) – разряды регистра состояния, управляющие вводом/выводом, маскируемыми прерываниями, отладкой, переключениями задач и работой в режиме виртуального МП 8086.

Стековая память – это очередь со стратегией работы "последний вошел – первый вышел". Стековая память обычно реализуется на основе обычной линейной адресной памяти с использованием специального регистра – указателя стека (SP). Для стековой памяти определены две операции: занесение в стек и удаление из стека:

· POP A – восстановить (выбрать) данные из стека в А, где А – регистр или ячейка памяти.

· PUCH А – поместить в стек А, где А – непосредственный операнд, регистр или ячейка памяти;

Строка – непрерывная последовательность байт, слов или двойных слов длиной до 4 Гбайт (для МП корпорации Intel).

Счетчик команд (указатель команд) – устройство, вычисляющее адрес следующий команды.

Трансляция сегментов – процедура вычисления линейного адреса (адреса обращения к памяти) по базовому адресу сегмента и адресу, заданному в команде (или счетчиком команд).

Управляющий флаг DF (для МП корпорации Intel) – разряд регистра состояния, определяющий порядок выполнения операций со строками. Непосредственно управляет счетчиком. При DF=0 – счетчик инкрементируется, иначе – декрементируется.

Флаги состояния (для МП корпорации Intel) – разряды регистра состояния, фиксирующие признаки результатов выполнения команд арифметических и логических операций, включая операцию тестирования. Используются в командах условных передач управления

Познавательные статьи:



Психологические особенности спортивного соревнования

Приготовление дезинфицирующих растворов различной концентрации

Занятость населения и рынок труда

Социальный статус семьи и её типология